製品の概要

Real IntentはAscent、 Meridian 及びVerix の3つの製品ファミリーを提供致します。Ascentは合成前の早期機能検証用の製品群。Meridianは、シミュレーションやスタティックタイミング解析では不可能な高度なサインオフ検証の製品群。Verixは、異なる真のマルチモードサインオフ検証用の製品群になります。

早期RTL機能検証

Ascent Lint

Ascent Lintは、業界最速かつ低ノイズのRTL Lintソリューションです。この製品には複雑なシステムオンチップ(SoC)設計のための構文、及びセマンティックチェックを実行するためのスマートルールが含まれています。Ascent Lintは、大容量、包括性、デバッグの容易さという点で業界でもユニークな製品です。

Ascent AutoFormal

Ascent AutoFormalは、発見する事が比較的困難なRTLバグを見つける事ができます。ディープシーケンシャルなフォーマル分析による自動チェックの系統化により包括的な検証を実行します。Ascent AutoFormalは、シミュレーション実行前に最大50%の機能設計エラーを検出し、検証効率を大幅に改善することができます。これは根本原因分析を備えた唯一の自動フォーマルツールであり、機能検証が終了するまでに必要なデバッグ時間とイタレーションの回数を大幅に削減します。

クロックとリセットのサインオフ検証

Meridian CDC

Meridian CDCは、業界最速、最大容量、最も精密なCDCソリューションです。ASICまたはFPGAデバイス上の非同期クロックドメインの信号が確実に到達するよう包括的な構造、及び機能解析を実行します。ギガゲートのデザインを処理する能力を備えたMeridian CDCは、CDCサインオフに関するあらゆる面をカバーした唯一のソリューションです。

Meridian RDC

Meridian RDCは、業界最速、最小ノイズ、及び最も包括的なリセットドメインクロッシングサインオフソリューションです。独自のファンクショナルスタティック解析を実行することにより、リセットドメインシグナルリセットを確実なものに致します。それらを実行する多数の検証タスクの中で、最も重要なのは、Meridian RDCがソフトウェア及び/又は低電力リセットから発生するメタスタビリティの問題により、デザイン全体に及ぼす可能性のある問題を特定できることです。

Meridian RXV

Meridian RXVは、正確なイニシャル解析、リセットの最適化、及びテストベンチに依存しないX-optimism correctionのための唯一のソリューションです。高性能フォーマル解析を使用して、未初期化フリップフロップをハイライトし、初期化するフリップフロップを決定し、機能的に初期化が不要なフリップフロップをレポートします。リセット最適化は、より少ないリセットフリップフロップで所望の初期化をどのように達成できるかを示唆します。X-optimismの識別により、重大なバグが潜んでいることを防ぐ正確なRTLシミュレーションが可能です。

高度なマルチモードサインオフ検証

Verix CDC

Verix CDCは、市場で最も正確で最も効率的なマルチモードCDCソリューションです。 特にstatic intent-verificationによるマルチモード解析用に開発されています。1回の実行で可能性のある全てのシナリオを解析する独自の機能により、フリップフロップに到達する複数のクロックに対して包括的なCDC解析を実行します。クロックの関係をスタティックに推測する特殊なテクノロジに基づいて構築されているため、包括的なclock-intentマネージメントと真のマルチモードCDCサインオフが可能です。

Verix PCDC

Verix PCDCは、グリッチチェックを含む包括的なネットリストCDCサインオフを提供する唯一のソリューションです。RTL CDCサインオフを想定した場合、論理合成と消費電力の最適化が原因で、それが無効になる可能性があります。そのためVerix PCDCは、非同期クロックドメインを通過する信号がゲートレベルでCDCセーフであることを確認するために、包括的な構造、及び機能解析を実行します。RTLサインオフの包括的な解析を提供するReal IntentのVerix CDCソリューションを補完するVerix PCDCは、ギガゲートデザイン向けの最先端のネットリストサインオフを提供します。

Verix SimFix

Verix X-Pessimism補正システムであるVerix SimFixは、完全検証に必要な正確なゲートレベルシミュレーション(GLS)を可能にします。SimFixは数学的手法を用いて、悲観論が発生する可能性がある条件を識別し、それらの条件が発生したときに正しい値を判断します。次に、シミュレーションで使用したときに、悲観論を検出、及び修正してシミュレーションで実際のハードウェアを正確にモデル化するファイルを生成します。

共通インフラストラクチャ―

iDebug

iDebugは、デジタル設計の検証を目的とした自社製品群の最先端のデバッグ環境です。iDebugは、すべてのReal Intentツールに用いられ、直感的なデバッグ環境を提供します。それは設計意図を考慮した階層分析のためのデータベースを使用します。これには、デザインソースブラウザ、回路図、及び波形の視覚化を提供する統合視覚化機能iVisionが含まれています。iDebugの意図的な分析は問題の根本的な原因を識別し、そしてイタレーションとデバッグ時間を最小にし、強力なサインオフメカニズムを可能にします。これらのIntent Wizard、context-specific intent 及びdesign debug guidanceにより、サインオフに向けたデバッグ時間を半分に削減できます。